




Arnold Wiemers

Seminar und Tutorial

Leiterplatten 6

...Konstruktion und Analyse von CAD-Layouts und Leiterplatten

Allgemeine und spezielle Regeln für die CAD-Konstruktion. Hintergründe und Vorgaben für die Fertigung von Leiterplatten als Basis hochleistungsfähiger Baugruppen. Datenlogistik und Analyse von Layoutspezifikationen.



Wer wird mit dem Seminar/Tutorial "*Leiterplatten 6 ...Konstruktion und Analyse von CAD-Layouts und Leiterplatten*" angesprochen ?

Die Möglichkeiten der Leiterplattentechnologie bestimmen die Freiräume bei der Konstruktion von CAD-Layouts und die langfristige zuverlässige Funktion von Baugruppen in Fahrzeugen, Anlagen und Maschinen. Die Leiterplattentechnologie steht im Zentrum, ist aber verknüpft mit der Konstruktion des CAD-Layouts und der Produktion von Baugruppen. Durch die Einbindung der Baugruppenteknologie ergibt sich ein gesamtgesellschaftliches Blick auf die Anforderungen an elektronische Baugruppen.

Die **Konstrukteure** elektronischer Schaltungen und die **CAD-Designer und CAD-Designerinnen** erkennen die Zusammenhänge zwischen der virtuellen CAD-Konstruktion und der Auswirkung auf die reale Produktion und Funktion von elektronischen Geräten. Die Teilnehmer lernen, vor dem Hintergrund gegebener Produktionstoleranzen die Vorgaben für die Routing-Constraints in der CAD-Bibliothek richtig zu hinterlegen.

"Leiterplatten 6 ...Konstruktion und Analyse von CAD-Layouts und Leiterplatten" erläutert anschaulich die Leiterplattentechnologie und ihren nachhaltigen Einfluß auf die Konzeptionierung einer Baugruppe. Sie lernen alle Fertigungsverfahren kennen, die für die Produktion elektronischer Baugruppen erforderlich sind. Die fachgerechte Analyse der Produktdokumentation und der Produktionsdaten erlaubt die verbindliche Einschätzung der Produzierbarkeit eines CAD-Designs. Sie erlangen eine interdisziplinäre Kompetenz, die sie in den Stand versetzt, eigenständig über die Konstruktion wirtschaftlich effektiver und vorhersagbar zuverlässiger Elektronikprodukte entscheiden zu können.

Das Seminar ist auch für **CAM-Bearbeiter/innen** der LP-Hersteller von Bedeutung, weil es die Zusammenhänge zwischen CAD und Leiterplatte erläutert. Es fördert damit auch das partnerschaftliche Miteinander auf der Linie "CAD - CAM - Leiterplatte - Baugruppe".

Die übersichtliche Darstellung der Themen ist ebenso interessant für alle **Entscheidungssträger im Bereich Design und Leiterplatte**, deren Aufgabe es ist, das Produkt "Baugruppe" führend und beratend zu begleiten.

Baugruppe ~ 2007



Aufgabe

Zentrale CPU. Ansteuerung der Peripherie. Anpassung an die Gehäusevorgabe. Möglichst leicht. Hohe Zuverlässigkeit. Geringer Energiebedarf.

Laptop Motherboard Baugruppe Fundus ISW
Starrer 4-Lagen-Multilayer. Montage von Aufsteckkarten. Material FR4
100µm Leiterbahn + Abstand. Bestückung automatisch.

Leiterplatten 6 ... Konstruktion und Analyse von CAD-Layout und Leiterplatten

Baugruppen 1

Klassische und spezielle Lösungen für den Einsatz elektronischer Baugruppen in den unterschiedlichsten Anwendungsbereichen.

Baugruppen für den industriellen und den kommerziellen Einsatz. Beachtung der Betriebsumgebung.

Starre + flexible Baugruppe

„Starre“ und „flexible“ Leiterplatten stehen nicht isoliert für die gesamte Anwendung. Durch die Kombination eigenständiger Baugruppen zu einem Gesamtsystem entstehen sehr kompakte und sehr leistungsfähige elektronische Geräte. Auf kleinstem Raum sind damit Produkte machbar, die mit konventioneller Verdrahtung über Kabel und Stecker nicht umsetzbar gewesen wären. Die starrflexiblen Baugruppen sind deshalb eine Schlüsseltechnologie für die Konstruktion hochwertiger Wirtschaftsgüter.

Flexibler Bereich für die Verbindung der diversen mechanischen Komponenten. Die Motoren für die Blenden, die Fokussierung und die Sensorik müssen in Kommunikation gebracht werden.

Starrer Bereich als Träger der Elektronik für die Auswertung der Sensorik bzw. der optischen Systeme.



Digitalkamera Fundus ISW

Leiterplatten 6 ... Konstruktion und Analyse von CAD-Layout und Leiterplatten

Baugruppen 2

Anwendungen von starren, flexiblen und starrflexiblen Leiterplatten bzw. Baugruppen für diverse Gerätekonzepte.

Flexible Leiterplatten als diskrete Übertragungsleitungen und als Quasi-Verbindungskabel für die Geräteverkabelung.

Montage : SMD

SMD-Bauteile sind leicht und klein und benötigen keine Bohrung, die den Platz für das Routen von Leiterbahnen auf den Innenlagen einschränken würde.

Beispiel (SMD-THT-Baugruppe ds)

Vornehmliche SMD-Bestückung von Widerständen, Kondensatoren, Dioden und ICs. Die schwereren Elektrolytkondensatoren und Relais sind bedrahtet. Die Bestückung erfolgt nur auf dem Toplayer.



Beispiel (SMD-THT-Baugruppe es)

SMD-Bestückung auf dem Toplayer. Diverse bedrahtete Kondensatoren sind vom Bottomlayer aus bestückt. Das Material ist einseitiges FR2. Die NDK-Bohrungen und die Kontur sind gestanzt.



Leiterplatten 6 ... Konstruktion und Analyse von CAD-Layout und Leiterplatten

Klassifizierung von Baugruppen

Eine Übersicht zu den Strategien für die Montage elektronischer Komponenten auf einer Leiterplatte.

Löten, Bonden und Einpressen als prinzipielle Verfahren.

Wechselwirkungen zwischen den Basismaterialien, den Lagenaufbauten und der Montagetechnik.


SMD-Bauformen

Habitus (SMD-Bauformen)

Elektronische Bauteile mit unterschiedlichster Funktion sind als SMD verfügbar und müssen auf Leiterplatten verarbeitet werden können. Die Vielfalt der Bauformen führt zu einer Vielfalt an Lötflächegeometrien.

SMD-Bauformen

IC	so16
Transistor	sot23
Widerstand	0402
Quarz	hc49
Kondensator	0805
Diode	minimelf
Kondensator	1208
Kondensator	Typ C



Leiterplatten 6 ... Konstruktion und Analyse von CAD-Layout und Leiterplatten

Bauformen

THD und SMD-Komponenten. Gehäuseformen und Abmaße für elektronische und mechanische Bauteile. Standardisierte Grundflächen und Platzbedarf für das Routing. Auswirkung der Misch- und doppelseitigen Bestückung auf die langfristige Qualität der Leiterplatte.

Datenausgabe : Koordinatenreferenzen von Bauteilen 2

Hinweis (Heutige Pinabstände)

Bei heutigen Baugruppen sind Bauteile mit metrischen und zölligen Pin-Abständen gemischt. Der Pin-Abstand ist meistens ein n-faches von 0.635mm (zöllig, i.e. 1/40") oder ein n-faches von 100µm (metrisch).



Künftige Bauteilgeometrien werden zu weiterer Individualisierung führen. Das Routing erfolgt immer im zölligen Raster. In der internen Datenbank des CAD-Systems werden die Daten auch zöllig gelistet.

Leiterplatten 6 ... Konstruktion und Analyse von CAD-Layout und Leiterplatten

Grundraster

Standardraster für Bauteile auf der Basis metrischer und/oder zöllige Koordinaten. Klassische Rastermaße für die Verdrahtung von THDs und SMDs in elektronischen Schaltungen.

Bauvarianten : Starrflexible doppelseitige Leiterplatten

Leiterplattenproduktion

☐ einfach ☐ schwierig

Bohrungen

☒ NDK ☒ DK
☒ BV ☒ BU

Bestückungslagen


☒ 1 ☒ 2
☒ 3 ☒ 4

Bauteilkomponenten

☒ SMD ☒ THD
☒ Einpressen

Verbindungstechnik

☒ Löten ☒ Bonden
☒ Leitkleben



Ausgangsmaterial → Verbund

Information

Eine klassische Grundbauform für eine starr-flexible Leiterplatte. Üblicherweise sind mehrere starre Leiterplattenabschnitte durch die innenliegende flexible Verbindung miteinander verbunden. Einzelne Funktionsblöcke (Speicher, Auswertung, Tastatur, Anzeige) sind so als eine einzige Baugruppe kompakt verbaubar.

Leiterplatten 6 ... Konstruktion und Analyse von CAD-Layout und Leiterplatten

Lagenaufbau + Montage

Allgemeine Strategien für den Aufbau von starren, flexiblen und starr-flexiblen ein- und doppelseitigen Leiterplatten sowie Multilayern. Einordnung nach Bohrstrategien, nach Montagetechnologien und nach Bestückungsebenen.


CAM-AV

CAM überprüft als *einzige* Instanz die Plausibilität *aller* vom CAD-Postprozeß erzeugten Daten und Dokumente.

Im Vorfeld hat der Design-Rule-Check die Aufgabe, die Produzierbarkeit der Leiterplatte zu überprüfen.

Die CAM-AV (= AuftragsVorbereitung) erstellt die Produktionsunterlagen für die Fertigung. Fehlende Unterlagen werden ergänzt, z. B. ein bemaßter Konturplan mit Referenz zum Bohrplan und/oder ein Multilayer-Bauplan. Dazu kommen die Daten für den AOI-Test und die Elektronische Prüfung sowie Coupons für diverse weitere Qualitäten der Leiterplatte/Baugruppe.

Hinweis Der CAM-Bereich des Leiterplattenherstellers ist der natürliche Partner des CAD-Designers.



Leiterplatten 6 ... Konstruktion und Analyse von CAD-Layout und Leiterplatten

CAM


Anforderungen an die CAM-Bearbeitung von Daten aus dem CAD-Postprozeß.
Design-Rule-Check und Prüfung auf Vollständigkeit der Dokumentation.
Ergänzung fehlender Informationen und Daten für die fachgerechte Produktion von Leiterplatten.

Auftragsbearbeitung : Fertigungsunterlagen 2 + 3

12W		Auftrag 1412		FERTIGUNGS-UNTERLAGEN	
P-001	Leiterplatte				
P-002	Leiterplatte				
P-003	Leiterplatte				
P-004	Leiterplatte				
P-005	Leiterplatte				
P-006	Leiterplatte				
P-007	Leiterplatte				
P-008	Leiterplatte				
P-009	Leiterplatte				
P-010	Leiterplatte				
P-011	Leiterplatte				
P-012	Leiterplatte				
P-013	Leiterplatte				
P-014	Leiterplatte				
P-015	Leiterplatte				
P-016	Leiterplatte				
P-017	Leiterplatte				
P-018	Leiterplatte				
P-019	Leiterplatte				
P-020	Leiterplatte				
P-021	Leiterplatte				
P-022	Leiterplatte				
P-023	Leiterplatte				
P-024	Leiterplatte				
P-025	Leiterplatte				
P-026	Leiterplatte				
P-027	Leiterplatte				
P-028	Leiterplatte				
P-029	Leiterplatte				
P-030	Leiterplatte				
P-031	Leiterplatte				
P-032	Leiterplatte				
P-033	Leiterplatte				
P-034	Leiterplatte				
P-035	Leiterplatte				
P-036	Leiterplatte				
P-037	Leiterplatte				
P-038	Leiterplatte				
P-039	Leiterplatte				
P-040	Leiterplatte				
P-041	Leiterplatte				
P-042	Leiterplatte				
P-043	Leiterplatte				
P-044	Leiterplatte				
P-045	Leiterplatte				
P-046	Leiterplatte				
P-047	Leiterplatte				
P-048	Leiterplatte				
P-049	Leiterplatte				
P-050	Leiterplatte				
P-051	Leiterplatte				
P-052	Leiterplatte				
P-053	Leiterplatte				
P-054	Leiterplatte				
P-055	Leiterplatte				
P-056	Leiterplatte				
P-057	Leiterplatte				
P-058	Leiterplatte				
P-059	Leiterplatte				
P-060	Leiterplatte				
P-061	Leiterplatte				
P-062	Leiterplatte				
P-063	Leiterplatte				
P-064	Leiterplatte				
P-065	Leiterplatte				
P-066	Leiterplatte				
P-067	Leiterplatte				
P-068	Leiterplatte				
P-069	Leiterplatte				
P-070	Leiterplatte				
P-071	Leiterplatte				
P-072	Leiterplatte				
P-073	Leiterplatte				
P-074	Leiterplatte				
P-075	Leiterplatte				
P-076	Leiterplatte				
P-077	Leiterplatte				
P-078	Leiterplatte				
P-079	Leiterplatte				
P-080	Leiterplatte				
P-081	Leiterplatte				
P-082	Leiterplatte				
P-083	Leiterplatte				
P-084	Leiterplatte				
P-085	Leiterplatte				
P-086	Leiterplatte				
P-087	Leiterplatte				
P-088	Leiterplatte				
P-089	Leiterplatte				
P-090	Leiterplatte				
P-091	Leiterplatte				
P-092	Leiterplatte				
P-093	Leiterplatte				
P-094	Leiterplatte				
P-095	Leiterplatte				
P-096	Leiterplatte				
P-097	Leiterplatte				
P-098	Leiterplatte				
P-099	Leiterplatte				
P-100	Leiterplatte				
P-101	Leiterplatte				
P-102	Leiterplatte				
P-103	Leiterplatte				
P-104	Leiterplatte				
P-105	Leiterplatte				
P-106	Leiterplatte				
P-107	Leiterplatte				
P-108	Leiterplatte				
P-109	Leiterplatte				
P-110	Leiterplatte				
P-111	Leiterplatte				
P-112	Leiterplatte				
P-113	Leiterplatte				
P-114	Leiterplatte				
P-115	Leiterplatte				
P-116	Leiterplatte				
P-117	Leiterplatte				
P-118	Leiterplatte				
P-119	Leiterplatte				
P-120	Leiterplatte				
P-121	Leiterplatte				
P-122	Leiterplatte				
P-123	Leiterplatte				
P-124	Leiterplatte				
P-125	Leiterplatte				
P-126	Leiterplatte				
P-127	Leiterplatte				
P-128	Leiterplatte				
P-129	Leiterplatte				
P-130	Leiterplatte				
P-131	Leiterplatte				
P-132	Leiterplatte				
P-133	Leiterplatte				
P-134	Leiterplatte				
P-135	Leiterplatte				
P-136	Leiterplatte				
P-137	Leiterplatte				
P-138	Leiterplatte				
P-139	Leiterplatte				
P-140	Leiterplatte				
P-141	Leiterplatte				
P-142	Leiterplatte				
P-143	Leiterplatte				
P-144	Leiterplatte				
P-145	Leiterplatte				
P-146	Leiterplatte				
P-147	Leiterplatte				
P-148	Leiterplatte				
P-149	Leiterplatte				
P-150	Leiterplatte				
P-151	Leiterplatte				
P-152	Leiterplatte				
P-153	Leiterplatte				
P-154	Leiterplatte				
P-155	Leiterplatte				
P-156	Leiterplatte				
P-157	Leiterplatte				
P-158	Leiterplatte				
P-159	Leiterplatte				
P-160	Leiterplatte				
P-161	Leiterplatte				
P-162	Leiterplatte				
P-163	Leiterplatte				
P-164	Leiterplatte				
P-165	Leiterplatte				
P-166	Leiterplatte				
P-167	Leiterplatte				
P-168	Leiterplatte				
P-169	Leiterplatte				
P-170	Leiterplatte				
P-171	Leiterplatte				
P-172	Leiterplatte				
P-173	Leiterplatte				
P-174	Leiterplatte				
P-175	Leiterplatte				
P-176	Leiterplatte				
P-177	Leiterplatte				
P-178	Leiterplatte				
P-179	Leiterplatte				
P-180	Leiterplatte				
P-181	Leiterplatte				
P-182	Leiterplatte				
P-183	Leiterplatte				
P-184	Leiterplatte				
P-185	Leiterplatte				
P-186	Leiterplatte				
P-187	Leiterplatte				
P-188	Leiterplatte				
P-189	Leiterplatte				
P-190	Leiterplatte				
P-191	Leiterplatte				
P-192	Leiterplatte				
P-193	Leiterplatte				
P-194	Leiterplatte				
P-195	Leiterplatte				
P-196	Leiterplatte				
P-197	Leiterplatte				
P-198	Leiterplatte				
P-199	Leiterplatte				
P-200	Leiterplatte				
P-201	Leiterplatte				
P-202	Leiterplatte				
P-203	Leiterplatte				
P-204	Leiterplatte				
P-205	Leiterplatte				
P-206	Leiterplatte				
P-207	Leiterplatte				
P-208	Leiterplatte				
P-209	Leiterplatte				
P-210	Leiterplatte				
P-211	Leiterplatte				
P-212	Leiterplatte				
P-213	Leiterplatte				
P-214	Leiterplatte				
P-215	Leiterplatte				
P-216	Leiterplatte				
P-217	Leiterplatte				
P-218	Leiterplatte				
P-219	Leiterplatte				
P-220	Leiterplatte				
P-221	Leiterplatte				
P-222	Leiterplatte				
P-223	Leiterplatte				
P-224	Leiterplatte				
P-225	Leiterplatte				
P-226	Leiterplatte				
P-227	Leiterplatte				
P-228	Leiterplatte				
P-229	Leiterplatte				
P-230	Leiterplatte				
P-231	Leiterplatte				
P-232	Leiterplatte				
P-233	Leiterplatte				
P-234	Leiterplatte				
P-235	Leiterplatte				
P-236	Leiterplatte				
P-237	Leiterplatte				
P-238	Leiterplatte				
P-239	Leiterplatte				
P-240	Leiterplatte				
P-241	Leiterplatte				
P-242	Leiterplatte				
P-243	Leiterplatte				
P-244	Leiterplatte				
P-245	Leiterplatte				
P-246	Leiterplatte				
P-247	Leiterplatte				
P-248	Leiterplatte				
P-249	Leiterplatte				
P-250	Leiterplatte				
P-251	Leiterplatte				
P-252	Leiterplatte				
P-253	Leiterplatte				
P-254	Leiterplatte				
P-255	Leiterplatte				
P-256	Leiterplatte				
P-257	Leiterplatte				
P-258	Leiterplatte				
P-259	Leiterplatte				
P-260	Leiterplatte				
P-261	Leiterplatte				
P-262	Leiterplatte				
P-263	Leiterplatte				
P-264	Leiterplatte				
P-265	Leiterplatte				
P-266	Leiterplatte				
P-267	Leiterplatte				
P-268	Leiterplatte				
P-269	Leiterplatte				
P-270	Leiterplatte				
P-271	Leiterplatte				
P-272	Leiterplatte				
P-273	Leiterplatte				
P-274	Leiterplatte				
P-275	Leiterplatte				
P-276	Leiterplatte				
P-277	Leiterplatte				
P-278	Leiterplatte				
P-279	Leiterplatte				
P-280	Leiterplatte				
P-281	Leiterplatte				
P-282	Leiterplatte				
P-283	Leiterplatte				
P-284	Leiterplatte				
P-285	Leiterplatte				
P-286	Leiterplatte				
P-287	Leiterplatte				
P-288	Leiterplatte				
P-289	Leiterplatte				
P-290	Leiterplatte				
P-291	Leiterplatte				
P-292	Leiterplatte				
P-293	Leiterplatte				
P-294	Leiterplatte				
P-295	Leiterplatte				
P-296	Leiterplatte				
P-297	Leiterplatte				
P-298	Leiterplatte				
P-299	Leiterplatte				
P-300	Leiterplatte				
P-301	Leiterplatte				
P-302	Leiterplatte				
P-303	Leiterplatte				
P-304	Leiterplatte				
P-305	Leiterplatte				
P-306	Leiterplatte				
P-307	Leiterplatte				
P-308	Leiterplatte				
P-309	Leiterplatte				
P-310	Leiterplatte				
P-311	Leiterplatte				
P-312	Leiterplatte				
P-313	Leiterplatte				
P-314	Leiterplatte				
P-315	Leiterplatte				
P-316	Leiterplatte				
P-317	Leiterplatte				
P-318	Leiterplatte				
P-319	Leiterplatte				
P-320	Leiterplatte				
P-321	Leiterplatte				
P-322	Leiterplatte				
P-323	Leiterplatte				
P-324	Leiterplatte				
P-325	Leiterplatte				
P-326	Leiterplatte				
P-327	Leiterplatte				
P-328	Leiterplatte				
P-329	Leiterplatte				
P-330	Leiterplatte				
P-331	Leiterplatte				
P-332	Leiterplatte				
P-333	Leiterplatte				
P-334					

Basismaterial : Grundbegriffe

Für die Fertigung von mehrlagigen Leiterplatten (~ Multilayern) werden Basismaterialien und Kupferfolien mit Prepregs zu einem Verbund verpresst. Dabei übernehmen die Prepregs die Funktion eines Klebers.



Prepregs
FR4-Kerne
(doppelseitig mit
Kupfer kaschiert)
Kupferfolien aussen

Begriffe

Innenlage
~ Innenlagenlaminat
~ Core (= Kern)
~ Multilayer-Innenlage
~ inner layer

Leiterplatten 6 ... Konstruktion und Analyse von CAD-Layout und Leiterplatten

Basismaterial 1


Kupferfolien, Prepregs und Basis-lamine. Erläuterung der Grundbegriffe. Erklärung der Funktion der elementaren Materialkomponenten für den Bau einfacher Leiterplatten bis hin zu komplexen starrflexiblen Multilayern.

Basismaterial : Beispiele

RO-Material...


...der Fa. Rogers mit Blick auf die Fräskontur.

Das Material ist auf beiden Außenlagen mit einer Kupferfolie versehen. Der Kern des Materials ist sehr diffus. Die stabilisierenden Gewebeeinlagen sind weitläufig und mit einem keramischen Füllstoff umgeben. Dadurch ist das Dielektrikum sehr homogen verteilt, mechanische Stabilität des Materials wird dadurch jedoch herabgesetzt.



Aramid

Doppelseitiges Basislaminate mit zwei Einlagen aus Aramidgewebe und einer homogenen keramikhaltigen Füllung. Die dielektrischen Werte liegen bei < 3 mit sehr gleichmäßiger Verteilung.



Leiterplatten 6 ... Konstruktion und Analyse von CAD-Layout und Leiterplatten

Basismaterial 2

Der innere Aufbau von Basismaterialien für die Produktion von Leiterplatten. Prozeßfähige Materialien für den Aufbau von starren, flexiblen und starrflexiblen Leiterplatten bis hin zu hochlagigen Multilayern. Eigenschaften von Füllstoffen und Harzen sowie Trägergeweben.

Bohrungen : Begriffe


Bohrungen ist der Überbegriff für alle Löcher, die während der Fertigung der Leiterplatte prozessiert werden.

Begriffe

„Bohrung“, „Loch“ oder „Bohrloch“ ist die Bezeichnung für alle THT-Bauteile und für Befestigungsbohrungen.

„Via“ oder „Kontaktierung“ ist die Bezeichnung für jede Art von Bohrungen, die ausschließlich Signalnetze verbindet.

„Microvias“ haben einen Enddurchmesser ≥ 50 und $\leq 100\mu\text{m}$



Jstuge Bauteilbohrung (ndk) Sollbruchstelle Via (dk) Befestigung

Leiterplatten 6 ... Konstruktion und Analyse von CAD-Layout und Leiterplatten

Bohrklassen


Erläuterung der unterschiedlichen Bohrklassen und Bohrtypen, die bei der Konstruktion einer Baugruppe eingesetzt werden können. Jstugebohrungen für die Montage im Gehäuse, Verdrehschutz für die Bestückung. Varianten für dk- sowie Blind- und Buried Vias.

Bohrungen : Definition des AspectRatios

Definition (AspectRatio für Bohrungen)

Das AspectRatio beschreibt das mathematische Verhältnis zwischen dem minimalen Lochdurchmesser und der galvanisch kontaktierbaren Bohrtiefe.

Enddurchmesser
Lochdurchmesser
oder
Bohrdurchmesser
Kontaktierbare Bohrtiefe
oder
Hülsenlänge



Definition (CAD-Tool-Durchmesser)

Der in der CAD-Dokumentation vorgegebene Tool-Durchmesser beschreibt immer den Enddurchmesser auf der fertigen Leiterplatte.

Leiterplatten 6 ... Konstruktion und Analyse von CAD-Layout und Leiterplatten 13

AspectRatio für Bohrungen


Erläuterung der Hintergründe für die wichtige Formulierung des AspectRatios für Bohrungen.

Vorgaben für die Auswahl des Vias im Vorfeld der Erstellung des CAD-Layouts für eine Baugruppe.

Definition und Berechnung des minimalen Viadurchmessers.

Kontaktierungsstrategie : Typ 2 X 2

Multilayeraufbau vom Typ "2X2". Die BlindVias sind gelasert. Die Vialöcher sind metallisiert. Das Routing kann gestapelt (~ stacked) oder gestuft (~ staggered) durchgeführt werden.



Im Zuge der Leiterplattenproduktion müssen zwei Preßzyklen durchgeführt werden, zuerst [LY-2 ... LY-5] und dann [LY-Top ... LY-Bot]. Bei der gestapelten Variante müssen die inneren BlindVias mit einem leitenden Substrat verfüllt werden, damit ein leitender Übergang zu dem aufgesetzten BlindVia gegeben ist.

Leiterplatten 6 ... Konstruktion und Analyse von CAD-Layout und Leiterplatten 14

Kontaktierungen

Kontaktierungsstrategien auf hochlagigen Multilayern mit Referenz zur Fertigungstechnologie.


Möglichkeiten der Lasertechnik bei der Konstruktion von Multilayern mit gestapelten und/oder gestuften BlindVias. Konventionell gebohrte BuriedVias, BlindVias und DKs.

Ätzen : Ätzen des Leiterbildes / Subtraktive Leiterbildstrukturierung

Bevor das Leiterbild geätzt werden kann, muß es auf ein fotosensitives Substrat übertragen werden. Die Leiterbildvorlage ist üblicherweise ein Schwarzfilm, der ausgehend von den von CAM bearbeiteten Gerberdaten mit einem Fotoplotter erstellt wird.

Arbeitsschritte

- 1 Beschichten des Basismaterials mit Fotolaminat.
- 2 UV-Belichten des Fotolaminates. Übertragung des Leiterbildes über eine Filmvorlage.
- 3 Entwickeln des Fotolaminates.
- 4 Ätzen des Kupfers
- 5 Strippen des Fotolaminates



Leiterplatten 6 ... Konstruktion und Analyse von CAD-Layout und Leiterplatten 15

Leiterbild strukturieren

Belichten und Ätzen der Leiterbildstruktur. Vorgaben an das Layout. Definition des Ätzprofils über den Flankenwinkel. Formulierung eines AspectRatios für die Berechnung der Funktionsflächen bei SMDs. Einfluß des Flankenwinkels auf die Impedanz einer Leiterbahn.

Kontaktieren im Galvanoautomaten

Das Kontaktieren der Bohrhülsen und der restlichen Oberfläche der Leiterplatte erfolgt in einem Galvanoautomaten in einem kathodisch-anodischen Prozeß mit Hilfe eines elektrischen Feldes.

Kathode

Die Produktionszuschnitte werden an metallische Gestelle geschraubt. Diese Gestelle werden in das galvanische Bad getaucht. Sie liegen dabei auf elektrisch leitenden Kupfergabeln auf.

Anode

Mehrere Kupferblöcke werden in Leinsäcke verpackt und in das Galvanobad gehängt.



Leiterplatten 6 ... Konstruktion und Analyse von CAD-Layout und Leiterplatten 16

Galvanotechnik


Kontaktierungsverfahren für das Einbringen von Kupfer in die Hülse von Bohrungen. Anforderungen an die Schichtdicke des Kupfers, die sich aus der Anwendung, der Funktion und der Bauteilmontage ergeben. Metallisieren von Leiterplattenkonturen und Höhenniveaus.

Kontaktieren : Schichtaufbau

Beispiel

Aufsicht auf die Außenwandung und die Innenwandung einer Bohrung in einem 4-Lagen-Multilayer mit der Oberfläche HAL.


Innenwandung
Außenwandung
HAL-Beschichtung
dk-Kupfer



Beispiel

Schliff durch die Hülse und das Pad eines Vias mit der Oberfläche ENIG.

Endoberfläche
dk-Kupfer
Basiskupfer
Treatment
Dielektrikum



Leiterplatten 6 ... Konstruktion und Analyse von CAD-Layout und Leiterplatten 17

Metallisierungen


Abscheidung von Kupfer und galvanischen oder chemischen Oberflächen auf den Außenlagen von Leiterplatten. RoHS-Anforderungen. Schichtaufbauten und Schichtdicken für die üblichen Oberflächen HAL, ENIG (i.e. Chemisch Nickel/Gold) und Chemisch Zinn.

Das Innenleben eines 6-Lagen-Multilayers 2

Querschnitt eines 6-Lagen-Multilayers mit Aluminiumlayer.

Multilayeraufbau mit außenliegenden Kernen aus keramikgefülltem Duroidmaterial. Der Innenbereich des Multilayers besteht aus FR4. Die Lamine/Kerne sind mit FR4-Prepregs verklebt.

Lötstoplack
Aluminiumblech
Viapad auf Layer Top
Viaanbindung auf Layer 2
Viaanbindung auf Layer 3
Kupferfläche auf Layer 4
Kupferfläche auf Layer 5
Kupferfläche auf Layer Bot




Der Toplayer ist als Kupferfläche ausgelegt. Auf die Lage ist mit wärmeleitenden Prepregs ein 200µm dickes Aluminiumblech aufgeklebt.

Leiterplatten 6 ... Konstruktion und Analyse von CAD-Layout und Leiterplatten 11

Reale Lagenaufbauten


Analyse von Querschnitten durch reale Multilayer. Interpretation von Schliffbildern und Zuordnung der verbauten Materialien. Möglichkeiten für die Konstruktion von Multilayern mit besonderen Materialien und Metallflächen.



Routingparameter

Für Baugruppen mit der Komplexität "Standard", "HDI", "MFT", "UTM" : Diverse Constraints für das Routing am CAD-System.

Parameter für Leiterbahnbreiten, Leiterbahnabstände, Freistellungen in der Lötstopmaske und Restringe für Vias und THT-Bohrungen.



Filesyntax

Anforderung an die Dokumentation von Produktionsdaten.

Vergabe von Extensions im Umfeld einer definierten Filesyntax.

Fileextensions für grafische (i.e. Leiterbild, Siebdruck) und mechanische (i.e. Bohren, Laser, Ritzen, Fräsen) Bearbeitungsschritte zur Produktion einer Leiterplatte.

Datenformat : Gerber / File-Inhalt

File-Inhalt	Funktion
.....	Fortsetzung
D14*	Auswahl der 1. Apertur/Blende = D14
G1X11000Y60000D2*	G1 = lineare Interpolation, Angabe der X + Y Koordinaten, Funktion D2 = Licht aus, * = End Of Block (EOB)
X11900Y60390D1*	X + Y Koordinaten, Funktion D1 = ziehe eine Linie, * = EOB
X11900Y60590*	Ziehe Linie bis X = 11900, Y = 60590 (fahre mit Licht)
X11300Y60090D2*	Fahre ohne Licht an die Position X = 11300, Y = 60090
X11300Y59890D1*	Ziehe eine Linie bis X = 11300, Y = 59890 (fahre mit Licht)
D30*	Wähle die Apertur/Blende D30
X29800Y60290D3*	Blitze mit D30 ein Pad an Position X = 29800, Y = 60290
X28050Y12290D3*	Blitze mit D30 ein Pad an Position X = 28050, Y = 12290
X19550Y60290D3*	Blitze mit D30 ein Pad an Position X = 19550, Y = 60290
D47*	Wähle die Apertur/Blende D47
X13800Y8040D3*	Blitze mit D47 ein Pad an Position X = 13800, Y = 8040
X13800Y10040D3*	Blitze mit D47 ein Pad an Position X = 13800, Y = 10040
X35550Y60290D3*	Blitze mit D47 ein Pad an Position X = 35550, Y = 60290
X0Y0D2*	Fahre ohne Licht auf die Nullposition X = 0 und Y = 0
M02*	Ende der Datei

Quelle : Mendritzki / Wiemers
LA-Seminar GERBER 2010

Leiterplatten 6 ... Konstruktion und Analyse von CAD-Layout und Leiterplatten

Gerberformat

Standardtransfer von Daten zur Produktion von Leiterplatten und Baugruppen.

Syntax des Gerberformates.

Analyse von CAD-Layouts durch die systematische Interpretation von Gerberdaten während der CAM-Bearbeitung.

Impedanzberechnung mit Polar Si8000 : Eingabefelder

Auswahl des Impedanzmoduls
Graphik des Modulaufbaus

Eingabefelder für die Parameter zur Berechnung des Impedanzwertes

Berechnung der Geometrie bei bereits vorgegebener Impedanz

Ergebnis der Impedanzberechnung

Vorwahl für eine verlustlose Berechnung oder für eine Empfindlichkeitsanalyse

Vorwahl des Interface-Typs, der Zielsuchkonvergenz und des Toleranz-Modus.

Leiterplatten 6 ... Konstruktion und Analyse von CAD-Layout und Leiterplatten

Impedanzberechnung

Erläuterung aller konventionellen Impedanzmoduln. SingleEnded für 50, 65 und 75 Ohm, Differentielle Impedanzen für 90 und 100 Ohm. Umsetzung typischer Impedanzwerte in geometrische Moduln für die Konstruktion von Multilayern. Eigene Berechnungen.

Impedanz in Abhängigkeit vom Lötstopplack

Impedance type "Differential Coated Microstrip"
(POLAR type "Edge-Coupled Coated Microstrip 1B")

100, 125, 100 µm

$\epsilon_r \sim 4.2$ bei 1 GHz

20µm Lötstopplackmaske

42µm Kupfer

Prepreg Typ 1080 NanYa NP-155FB

$\epsilon_r \sim 4.2$ bei 1 GHz

42µm Kupfer

Prepreg Typ 1080 NanYa NP-155FB

$\epsilon_r \sim 4.2$ bei 1 GHz

	Impedanzwerte mit Lötstopplack	Impedanzwerte ohne Lötstopplack
MR - resin	$71-8 = 63 \cdot 2 = 126$	99.9 Ohm
MR + resin	$71+8 = 79 \cdot 2 = 158$	104.4 Ohm

Leiterplatten 6 ... Konstruktion und Analyse von CAD-Layout und Leiterplatten

Funktionsmodule

Erforderliche Funktionsbereiche auf einer Leiterplatte aus physikalischer Sicht. Vorzudefinierende Räume innerhalb eines Lagenaufbaus für die diskrete Aufnahme von Signalen (z.B.: Differentielle Impedanzen) oder für den Einbau kapazitiver Stromversorgungssysteme.

Parameter für ML-Systeme als DFM-Vorgabe für das CAD-System

Jedes Impedanzmodul ist Teil eines Multilayersystems. Aus dem Lagenaufbau ergeben sich die Routingparameter für das CAD-Layout. Nach Fertigstellung des Layouts werden durch den Postprozess die Produktionsdaten für die CAM des Leiterplattenherstellers erstellt.

Material: FR4 Tg135
Epoxid-R: 4.3
Prepregs: 2 x 1080 SR

120µm
100µm

Lagenbreite	Spm	Kupferdicke	Impedanz
300µm	34.4 µm	35.6 µm	32.7 Ω
200µm	43.5 µm	42.1 µm	40.7 Ω
150µm	56.0 µm	48.5 µm	48.5 Ω
120µm	66.0 µm	53.5 µm	61.0 Ω
100µm	66.5 µm	57.5 µm	66.5 Ω
80µm	66.2 µm	57.5 µm	66.2 Ω

Der CAD-Postprozess kehrt die Parametrisierung wieder um :
Aus den gerouteten Leiterbahnbreiten, den Layerzuordnungen und den vorgegebenen Laminat- und Kupferdicken ergibt sich die Impedanz.

Leiterplatten 6 ... Konstruktion und Analyse von CAD-Layout und Leiterplatten

Funktionsmoduln

Integration berechneter Funktionsmoduln für den Signaltransfer und die Stromversorgung in den Layer-Stackup des CAD-Systems. Formulierung des "Multilayersystems" mit einem komplexen Leistungsprofil, das alle Anforderungen der Baugruppe erfüllt.

LP2010 : Drei unterschiedliche Baugruppen



Ein Blick auf die bestückten Baugruppen. Offensichtlich hat wohl jede/r Designer/in sein eigenes Konzept für die Konstruktion einer Highspeed-Baugruppe. Es gibt aber auch Ähnlichkeiten. Zum Beispiel muß genug Platz zur Verfügung stehen, um die differentiellen Leiterbahnpaare von der CPU zu den Steckern routen zu können.

Leiterplatten 6 ... Konstruktion und Analyse von CAD-Layout und Leiterplatten 17


Highspeedprojekte

"Die Leiterplatte 2010" ist ein Referenzprojekt für die wohlüberlegte Entwicklung einer Highspeed-Baugruppe. Die Ergebnisse aus diesem Projekt sind hilfreich für das Konzept und die Planung einer anspruchsvollen Baugruppe, die wirtschaftliche und physikalische Bedingungen erfüllen muß.

Innenlagen : Beispiel 1 + 2


1 Leiterbahnen

- ☒ Durch das Einbetten von Signalen ergeben sich isolierte Flächen. Stromfluß und Rückstromwege sind nicht kontrolliert definiert.
- ☒ Die Impedanzreferenzen sind uneinheitlich. Es ergeben sich semiplanare, coplanare und single ended Geometrien.



2 Viaplazierung

- ☒ Der Wert für "Viadistance" ist in den constraints (~ Routingvorgaben) zu klein vorgeben. Die Freistellungen benachbarter Isolationspads gehen deshalb ineinander über und erzeugen Schlitzte in der Powerplane. Der Stromfluß ist stark beeinträchtigt.



Leiterplatten 6 ... Konstruktion und Analyse von CAD-Layout und Leiterplatten 26

Signal- und Powerintegrität

Bewertung von Stromversorgungsflächen und Signalführungen. Nicht zu empfehlende Konstruktionen für das Routing von Layouts am CAD-System.

Einschränkungen der funktionalen Qualität eines CAD-Designs durch ungeeignete Routing-Constraints.

Crosstalk in der 3. Dimension



Den Abstand von Bildstrukturen zu berechnen, gehört zu den üblichen Aufgaben eines CAD-Systems. In der Fläche ist diese Aufgabe auf der Basis der Vektorkoordinaten und der konstruktiven Geometrien zu lösen. Für die Analyse im Raum ist die Kenntnis der Topologie des Multilayers absolut notwendig.

Beispiel

Der Abstand Leiterbahn zu Leiterbahn ist in der Ebene 440µm aber 125µm im Raum (= grün, LY-3 zu rot, LY-4).

Maßnahme

Die Signallräume im Lagenaufbau trennen und/oder die Leiterbahnen orthogonal routen.




Leiterplatten 6 ... Konstruktion und Analyse von CAD-Layout und Leiterplatten 27

Crosstalk

Analytische Bewertung des Routings von Signalleiterbahnen unter Beachtung der 3-Dimensionalität eines Multilayerlagenaufbaus. Berücksichtigung des Crosstalks in Z-Richtung. Regeln für das Routen impedanzdefinierter Leiterbahnen.

BGA-Beispiel : Routingparameter für BGAs mit Pitch 800µm 2



Konstruktionsregeln für BGAs

Allgemeine Designprinzipien. Elementare Geometrien für die Konstruktion der BGA-Padstacks in der Bibliothek des CAD-Systems. Berechnung von Paddurchmesser, Sicherheitsabstand, Fan-Out-Via, Viadurchmesser und Leiterbahnbreite.

Abstände für Vias in Pads (Lötfläche < Toleranzraum) 1 a


Vorgaben Die SMD-Lötflächen sind gleichgroß.
Die Vias sind auf der gleichen X- oder Y-Koordinate.

Regel (VIP-Abstand Lötfläche zu Toleranzraum (LF/TR))

$$\text{Pitch} = \text{Abstand}_{(LF/TR)} + 0.5 \cdot \text{Lötfläche} + 0.5 \cdot \text{Toleranzraum}$$

$$= \text{Abstand}_{(LF/TR)} + 0.5 \cdot (\text{Lötfläche} + \text{Toleranzraum})$$

$$\text{Abstand}_{(LF/TR)} = \text{Pitch} - 0.5 \cdot (\text{Lötfläche} + \text{Toleranzraum})$$



Regel (VIP-Abstand Toleranzraum zu Toleranzraum (TR/TR))

$$\text{Pitch} = \text{Abstand}_{(TR/TR)} + 0.5 \cdot \text{Toleranzraum} + 0.5 \cdot \text{Toleranzraum}$$

$$= \text{Abstand}_{(TR/TR)} + \text{Toleranzraum}$$

$$\text{Abstand}_{(TR/TR)} = \text{Pitch} - \text{Toleranzraum}$$

Konstruktionsregeln für VIPs


Kalkulation der Geometrien für ein spezielles Routing im CAD-Layout. Berechnung von Abständen, Vias und Lötflächen für die Routingstrategie mit VIPs (i.e. ViasInPads). Erläuternde Beispielrechnungen und Übungsaufgaben für das Selbststudium.

Mittenabstand von Isolationen auf Powerplanes

Regel (Kupfersteg bei gleichem Bohrdurchmesser)

$$\text{Mittenabstand}_{(THT)} = \text{Enddurchmesser} + \text{BWzgZugabe} + \text{Kupfersteg} + 2 \cdot \text{Toleranzbetrag} + 2 \cdot \text{Sicherheitsabstand}$$

Nebenbedingung : Toleranzbetrag $\geq$ Toleranz (Bohrung zu Leiterbild)



Konstruktionsregeln für Planes

Berechnung von Grenzwerten für die Konstruktion von CAD-Layouts. Regeln für die Definition von Padstacks für Vias unter Beachtung der Rückstromwege auf Powerplanes bei Highspeed-Boards. Ermittlung der Sicherheitsabstände.

5
Leiterplatten 6 ...Konstruktion und Analyse von
CAD-Layout und Leiterplatten

Leiterplatten 6 ...Konstruktion und Analyse von
CAD-Layout und Leiterplatten

Leiterplatten 6 ...Konstruktion und Analyse von
CAD Layout und Leiterplatten

Ihr Referent



Arnold Wiemers ist der Leiterplatte seit 1983 verbunden. Von 1985 bis 2009 war er bei der ILFA GmbH in Hannover beschäftigt.

Er war dort verantwortlich für die Fachbereiche CAD und CAM, für die Auftragsvorbereitung und für die technischen Dokumente der Firma ILFA im Internet.

Er ist seit 1982 freier Softwareentwickler (ISW), vornehmlich für branchentypische Applikationen im Bereich der Leiterplatte, wie die Kalkulation und die Fertigungssteuerung von Leiterplatten.

Diverse Fachveröffentlichungen. Referent für Seminare, Konferenzvorträge und Workshops zum Thema Leiterplattentechnologie (MFT, MPS, Impedanz, Multilayersysteme, Designregeln, Gerber, LP2010).

Vom IPC zertifizierter CID, CID+ und Instructor. FED-Designer und FED-Referent. Mitarbeit am Schulungskonzept des FED. Mitarbeit in der international besetzten "Projektgruppe Design" des FED und des VdL/ZVEI.

Die LeiterplattenAkademie

Die Sicherung des Standortes Deutschland in Europa und der Erhalt der internationalen Wettbewerbsfähigkeit setzt sowohl die systematische als auch die kontinuierliche Qualifikation der Mitarbeiter/innen eines Unternehmens voraus.

Die wirtschaftliche Leistungsfähigkeit einer Industriegesellschaft und ihre technologische Kompetenz am Weltmarkt wird (auch) durch die Qualität ihrer Elektronikprodukte bestimmt.

Das erfordert eine fachlich hochwertige Aus- und Weiterbildung.

Die zentrale Aufgabe der LeiterplattenAkademie ist, das Fachwissen aus den Bereichen der Schaltungsentwicklung, des CAD-Designs, der CAM-Bearbeitung, der Leiterplattentechnologie und der Baugruppenproduktion in Seminaren, Workshops und Tutorials zu vermitteln.

Seminare und Teilnahmegebühren

Das Seminar/Tutorial ist **3-tägig**. Seminarzeit ist von 9.00 bis 17.00 Uhr. Erforderliche Softwareprogramme werden für die Dauer des Seminars von uns zur Verfügung gestellt.

Wir schulen in Deutschland, Österreich und der Schweiz.

Freies Seminar/Tutorial

Die Durchführung liegt bei der LeiterplattenAkademie. Die Termine werden via Mailing, eMail, Internet oder Presseveröffentlichungen mitgeteilt. Die Teilnahmegebühr beträgt 1.460,00 € zzgl. MwSt. pro Person. Enthalten sind ausführliche Seminarunterlagen, das Teilnahmezertifikat, Mittagessen und Getränke.

InHouse: Unser Seminar in Ihrem Haus

"LP6" wird auch firmenintern referiert. Sie sparen sowohl Reise- als auch Übernachtungskosten, vor allem jedoch Zeit.

Ab 3.100,00 € zzgl. MwSt. für einen Teilnehmer liefern wir Ihnen unseren Referenten "frei Haus". Für jeden weiteren Teilnehmer bis 10 Personen berechnen wir Ihnen 300 € p.P. Weitere Teilnehmer auf Anfrage.

Eine individuelle Themengestaltung mit firmentypischen Schwerpunkten ist selbstverständlich möglich. Bitte stimmen Sie sich mit uns ab:

inhouse@leiterplattenakademie.de

Jeder Teilnehmer erhält ausführliche Seminarunterlagen sowie ein Teilnahmezertifikat.

Wir bieten Ihnen 15% Rabatt für InHouse-Seminare in den Monaten Juli und August.



Die LeiterplattenAkademie

Die LA - LeiterplattenAkademie GmbH ist eine Schulungs- und Weiterbildungseinrichtung für die Fachbereiche

Schaltungsentwicklung

CAD-Design

CAM-Bearbeitung

Leiterplattentechnologie

Baugruppenproduktion

Die Akademie versteht sich als Partner für öffentliche Einrichtungen und Unternehmen der Wirtschaft, die in vergleichbaren Feldern engagiert sind.



LA - LeiterplattenAkademie GmbH
Krefelder Straße 18
10555 Berlin

Telefon

(030) 34 35 18 99

Telefax

(030) 34 35 19 02

eMail

info@leiterplattenakademie.de

Internet

www.leiterplattenakademie.de